mirror of
https://github.com/tillitis/tillitis-key1.git
synced 2024-12-25 15:39:27 -05:00
Align module name with its file name.
This commit is contained in:
parent
e54045a4dd
commit
d3b9660180
@ -1,8 +1,8 @@
|
|||||||
//======================================================================
|
//======================================================================
|
||||||
//
|
//
|
||||||
// reset_gen_sim.v
|
// reset_gen_sim.v
|
||||||
// ----------------
|
// ---------------
|
||||||
// Reset generator Verilator simulation of the application_fpga.
|
// Reset generator simulation of the application_fpga.
|
||||||
//
|
//
|
||||||
//
|
//
|
||||||
// Author: Joachim Strombergson
|
// Author: Joachim Strombergson
|
||||||
@ -13,7 +13,7 @@
|
|||||||
|
|
||||||
`default_nettype none
|
`default_nettype none
|
||||||
|
|
||||||
module reset_gen #(
|
module reset_gen_sim #(
|
||||||
parameter RESET_CYCLES = 200
|
parameter RESET_CYCLES = 200
|
||||||
) (
|
) (
|
||||||
input wire clk,
|
input wire clk,
|
||||||
@ -63,8 +63,8 @@ module reset_gen #(
|
|||||||
end
|
end
|
||||||
end
|
end
|
||||||
|
|
||||||
endmodule // reset_gen
|
endmodule // reset_gen_sim
|
||||||
|
|
||||||
//======================================================================
|
//======================================================================
|
||||||
// EOF reset_gen.v
|
// EOF reset_gen_sim.v
|
||||||
//======================================================================
|
//======================================================================
|
||||||
|
Loading…
Reference in New Issue
Block a user